畢業(yè)設計最終版 高精度CMOS帶隙基準源的設計.doc

畢業(yè)設計最終版 高精度CMOS帶隙基準源的設計 ，本文首先介紹了基準電壓源的國內(nèi)外發(fā)展現(xiàn)狀及趨勢。
然后詳細介紹了帶隙基準電壓源的基本結構及基本原理,并對不同的帶隙基準源結構進行了比較。
接著對如何提高帶隙基準的電源抑制比以及帶隙基準電壓源的溫度補償原理進行了分析,...歡迎下載！
蘭州交通畢業(yè)設計（論文） 摘 要 基準電壓源是模擬電路設計中廣泛采用的一個關鍵的基本模塊。
所謂基準電壓源就 是能提供高穩(wěn)定度基準量的電源，這種基準源與電源、工藝參數(shù)和溫度的關系很小，但 是它的溫度穩(wěn)定性以及抗噪性能影響著整個電路系統(tǒng)的精度和性能。
本文的目的便是設 計一種高精度的CMOS帶隙基準電壓源。
本文首先介紹了基準電壓源的國內(nèi)外發(fā)展現(xiàn)狀及趨勢。
然后詳細介紹了帶隙基準電 壓源的基本結構及基本原理，并對不同的帶隙基準源結構進行了比較。
接著對如何提高 帶隙基準的電源抑制比以及帶隙基準電壓源的溫度補償原理進行了分析，還總結了目前 提高帶隙基準電壓源溫度特性的各種方法。
在此基礎上運用曲率校正、內(nèi)部負反饋電路 、RC濾波器、快速啟動電路，設計出了具有良好的溫度特性和高電源抑制比的帶隙基準 電壓源電路。
最后應用HSPICE仿真工具對本文中設計的帶隙基準電壓源電路進行了完 整模擬仿真并分析了結果。
模擬和仿真結果表明，電路實現(xiàn)了良好的溫度特性和高電源抑制比，0℃～100℃溫 度范圍內(nèi)，基準電壓溫度系數(shù)大約為11.2ppm/℃，在1Hz到10MHz頻率范圍內(nèi)平均電源 抑制比(PSRR)可達到-80dB，啟動時間為700s。
關鍵詞:帶隙基準電壓源；溫度系數(shù)；電源抑制比； I蘭州交通畢業(yè)設計（論文） Abstract Voltagereferenceisthevitalbasicmodulewhichiswidelyadoptedinanalogcircuits.It cansupplyavoltagewithhighstability.Thepowersupply,technicsparameterrand temperaturehaslessereffetetothisvoltage.Itstemperaturestabilityandantinoisecapability influencethepre